From 345857c4c3bafb73b0e8f517fc3e37ad3d709d19 Mon Sep 17 00:00:00 2001
From: kettenis <kettenis@openbsd.org>
Date: Tue, 26 Dec 2017 12:58:59 +0000
Subject: [PATCH] Sync Allwinner A64 pin defenitions with Linux. Add support
 for the 2nd A64 controller. Add Allwinner A33 support.

---
 sys/dev/fdt/sxipio.c      |  10 +-
 sys/dev/fdt/sxipio_pins.h | 633 +++++++++++++++++++++++++++++++++++++-
 2 files changed, 641 insertions(+), 2 deletions(-)

diff --git a/sys/dev/fdt/sxipio.c b/sys/dev/fdt/sxipio.c
index 2298bafb923..e11fd681d76 100644
--- a/sys/dev/fdt/sxipio.c
+++ b/sys/dev/fdt/sxipio.c
@@ -1,4 +1,4 @@
-/*	$OpenBSD: sxipio.c,v 1.6 2017/12/23 12:28:45 kettenis Exp $	*/
+/*	$OpenBSD: sxipio.c,v 1.7 2017/12/26 12:58:59 kettenis Exp $	*/
 /*
  * Copyright (c) 2010 Miodrag Vallat.
  * Copyright (c) 2013 Artturi Alm
@@ -133,6 +133,10 @@ struct sxipio_pins sxipio_pins[] = {
 		"allwinner,sun7i-a20-pinctrl",
 		sun7i_a20_pins, nitems(sun7i_a20_pins)
 	},
+	{
+		"allwinner,sun8i-a33-pinctrl",
+		sun8i_a33_pins, nitems(sun8i_a33_pins)
+	},
 	{
 		"allwinner,sun8i-h3-pinctrl",
 		sun8i_h3_pins, nitems(sun8i_h3_pins)
@@ -153,6 +157,10 @@ struct sxipio_pins sxipio_pins[] = {
 		"allwinner,sun50i-a64-pinctrl",
 		sun50i_a64_pins, nitems(sun50i_a64_pins)
 	},
+	{
+		"allwinner,sun50i-a64-r-pinctrl",
+		sun50i_a64_r_pins, nitems(sun50i_a64_r_pins)
+	},
 	{
 		"allwinner,sun50i-h5-pinctrl",
 		sun8i_h3_pins, nitems(sun8i_h3_pins)
diff --git a/sys/dev/fdt/sxipio_pins.h b/sys/dev/fdt/sxipio_pins.h
index 721e749050e..10e8231ca8c 100644
--- a/sys/dev/fdt/sxipio_pins.h
+++ b/sys/dev/fdt/sxipio_pins.h
@@ -3513,6 +3513,555 @@ struct sxipio_pin sun7i_a20_pins[] = {
 	} },
 };
 
+struct sxipio_pin sun8i_a33_pins[] = {
+	{ SXIPIO_PIN(B, 0), {
+		{ "gpio_in", 0 },
+		{ "gpio_out", 1 },
+		{ "uart2", 2 },
+		{ "uart0", 3 },
+		{ "irq", 4 },
+	} },
+	{ SXIPIO_PIN(B, 1), {
+		{ "gpio_in", 0 },
+		{ "gpio_out", 1 },
+		{ "uart2", 2 },
+		{ "uart0", 3 },
+		{ "irq", 4 },
+	} },
+	{ SXIPIO_PIN(B, 2), {
+		{ "gpio_in", 0 },
+		{ "gpio_out", 1 },
+		{ "uart2", 2 },
+		{ "irq", 4 },
+	} },
+	{ SXIPIO_PIN(B, 3), {
+		{ "gpio_in", 0 },
+		{ "gpio_out", 1 },
+		{ "uart2", 2 },
+		{ "irq", 4 },
+	} },
+	{ SXIPIO_PIN(B, 4), {
+		{ "gpio_in", 0 },
+		{ "gpio_out", 1 },
+		{ "i2s0", 2 },
+		{ "aif2", 3 },
+		{ "irq", 4 },
+	} },
+	{ SXIPIO_PIN(B, 5), {
+		{ "gpio_in", 0 },
+		{ "gpio_out", 1 },
+		{ "i2s0", 2 },
+		{ "aif2", 3 },
+		{ "irq", 4 },
+	} },
+	{ SXIPIO_PIN(B, 6), {
+		{ "gpio_in", 0 },
+		{ "gpio_out", 1 },
+		{ "i2s0", 2 },
+		{ "aif2", 3 },
+		{ "irq", 4 },
+	} },
+	{ SXIPIO_PIN(B, 7), {
+		{ "gpio_in", 0 },
+		{ "gpio_out", 1 },
+		{ "i2s0", 2 },
+		{ "aif2", 3 },
+		{ "irq", 4 },
+	} },
+	{ SXIPIO_PIN(C, 0), {
+		{ "gpio_in", 0 },
+		{ "gpio_out", 1 },
+		{ "nand0", 2 },
+		{ "spi0", 3 },
+	} },
+	{ SXIPIO_PIN(C, 1), {
+		{ "gpio_in", 0 },
+		{ "gpio_out", 1 },
+		{ "nand0", 2 },
+		{ "spi0", 3 },
+	} },
+	{ SXIPIO_PIN(C, 2), {
+		{ "gpio_in", 0 },
+		{ "gpio_out", 1 },
+		{ "nand0", 2 },
+		{ "spi0", 3 },
+	} },
+	{ SXIPIO_PIN(C, 3), {
+		{ "gpio_in", 0 },
+		{ "gpio_out", 1 },
+		{ "nand0", 2 },
+		{ "spi0", 3 },
+	} },
+	{ SXIPIO_PIN(C, 4), {
+		{ "gpio_in", 0 },
+		{ "gpio_out", 1 },
+		{ "nand0", 2 },
+	} },
+	{ SXIPIO_PIN(C, 5), {
+		{ "gpio_in", 0 },
+		{ "gpio_out", 1 },
+		{ "nand0", 2 },
+		{ "mmc2", 3 },
+	} },
+	{ SXIPIO_PIN(C, 6), {
+		{ "gpio_in", 0 },
+		{ "gpio_out", 1 },
+		{ "nand0", 2 },
+		{ "mmc2", 3 },
+	} },
+	{ SXIPIO_PIN(C, 7), {
+		{ "gpio_in", 0 },
+		{ "gpio_out", 1 },
+		{ "nand0", 2 },
+	} },
+	{ SXIPIO_PIN(C, 8), {
+		{ "gpio_in", 0 },
+		{ "gpio_out", 1 },
+		{ "nand0", 2 },
+		{ "mmc2", 3 },
+	} },
+	{ SXIPIO_PIN(C, 9), {
+		{ "gpio_in", 0 },
+		{ "gpio_out", 1 },
+		{ "nand0", 2 },
+		{ "mmc2", 3 },
+	} },
+	{ SXIPIO_PIN(C, 10), {
+		{ "gpio_in", 0 },
+		{ "gpio_out", 1 },
+		{ "nand0", 2 },
+		{ "mmc2", 3 },
+	} },
+	{ SXIPIO_PIN(C, 11), {
+		{ "gpio_in", 0 },
+		{ "gpio_out", 1 },
+		{ "nand0", 2 },
+		{ "mmc2", 3 },
+	} },
+	{ SXIPIO_PIN(C, 12), {
+		{ "gpio_in", 0 },
+		{ "gpio_out", 1 },
+		{ "nand0", 2 },
+		{ "mmc2", 3 },
+	} },
+	{ SXIPIO_PIN(C, 13), {
+		{ "gpio_in", 0 },
+		{ "gpio_out", 1 },
+		{ "nand0", 2 },
+		{ "mmc2", 3 },
+	} },
+	{ SXIPIO_PIN(C, 14), {
+		{ "gpio_in", 0 },
+		{ "gpio_out", 1 },
+		{ "nand0", 2 },
+		{ "mmc2", 3 },
+	} },
+	{ SXIPIO_PIN(C, 15), {
+		{ "gpio_in", 0 },
+		{ "gpio_out", 1 },
+		{ "nand0", 2 },
+		{ "mmc2", 3 },
+	} },
+	{ SXIPIO_PIN(C, 16), {
+		{ "gpio_in", 0 },
+		{ "gpio_out", 1 },
+		{ "nand0", 2 },
+		{ "mmc2", 3 },
+	} },
+	{ SXIPIO_PIN(D, 2), {
+		{ "gpio_in", 0 },
+		{ "gpio_out", 1 },
+		{ "lcd0", 2 },
+		{ "mmc1", 3 },
+	} },
+	{ SXIPIO_PIN(D, 3), {
+		{ "gpio_in", 0 },
+		{ "gpio_out", 1 },
+		{ "lcd0", 2 },
+		{ "mmc1", 3 },
+	} },
+	{ SXIPIO_PIN(D, 4), {
+		{ "gpio_in", 0 },
+		{ "gpio_out", 1 },
+		{ "lcd0", 2 },
+		{ "mmc1", 3 },
+	} },
+	{ SXIPIO_PIN(D, 5), {
+		{ "gpio_in", 0 },
+		{ "gpio_out", 1 },
+		{ "lcd0", 2 },
+		{ "mmc1", 3 },
+	} },
+	{ SXIPIO_PIN(D, 6), {
+		{ "gpio_in", 0 },
+		{ "gpio_out", 1 },
+		{ "lcd0", 2 },
+		{ "mmc1", 3 },
+	} },
+	{ SXIPIO_PIN(D, 7), {
+		{ "gpio_in", 0 },
+		{ "gpio_out", 1 },
+		{ "lcd0", 2 },
+		{ "mmc1", 3 },
+	} },
+	{ SXIPIO_PIN(D, 10), {
+		{ "gpio_in", 0 },
+		{ "gpio_out", 1 },
+		{ "lcd0", 2 },
+		{ "uart1", 3 },
+	} },
+	{ SXIPIO_PIN(D, 11), {
+		{ "gpio_in", 0 },
+		{ "gpio_out", 1 },
+		{ "lcd0", 2 },
+		{ "uart1", 3 },
+	} },
+	{ SXIPIO_PIN(D, 12), {
+		{ "gpio_in", 0 },
+		{ "gpio_out", 1 },
+		{ "lcd0", 2 },
+		{ "uart1", 3 },
+	} },
+	{ SXIPIO_PIN(D, 13), {
+		{ "gpio_in", 0 },
+		{ "gpio_out", 1 },
+		{ "lcd0", 2 },
+		{ "uart1", 3 },
+	} },
+	{ SXIPIO_PIN(D, 14), {
+		{ "gpio_in", 0 },
+		{ "gpio_out", 1 },
+		{ "lcd0", 2 },
+	} },
+	{ SXIPIO_PIN(D, 15), {
+		{ "gpio_in", 0 },
+		{ "gpio_out", 1 },
+		{ "lcd0", 2 },
+	} },
+	{ SXIPIO_PIN(D, 18), {
+		{ "gpio_in", 0 },
+		{ "gpio_out", 1 },
+		{ "lcd0", 2 },
+		{ "lvds0", 3 },
+	} },
+	{ SXIPIO_PIN(D, 19), {
+		{ "gpio_in", 0 },
+		{ "gpio_out", 1 },
+		{ "lcd0", 2 },
+		{ "lvds0", 3 },
+	} },
+	{ SXIPIO_PIN(D, 20), {
+		{ "gpio_in", 0 },
+		{ "gpio_out", 1 },
+		{ "lcd0", 2 },
+		{ "lvds0", 3 },
+	} },
+	{ SXIPIO_PIN(D, 21), {
+		{ "gpio_in", 0 },
+		{ "gpio_out", 1 },
+		{ "lcd0", 2 },
+		{ "lvds0", 3 },
+	} },
+	{ SXIPIO_PIN(D, 22), {
+		{ "gpio_in", 0 },
+		{ "gpio_out", 1 },
+		{ "lcd0", 2 },
+		{ "lvds0", 3 },
+	} },
+	{ SXIPIO_PIN(D, 23), {
+		{ "gpio_in", 0 },
+		{ "gpio_out", 1 },
+		{ "lcd0", 2 },
+		{ "lvds0", 3 },
+	} },
+	{ SXIPIO_PIN(D, 24), {
+		{ "gpio_in", 0 },
+		{ "gpio_out", 1 },
+		{ "lcd0", 2 },
+		{ "lvds0", 3 },
+	} },
+	{ SXIPIO_PIN(D, 25), {
+		{ "gpio_in", 0 },
+		{ "gpio_out", 1 },
+		{ "lcd0", 2 },
+		{ "lvds0", 3 },
+	} },
+	{ SXIPIO_PIN(D, 26), {
+		{ "gpio_in", 0 },
+		{ "gpio_out", 1 },
+		{ "lcd0", 2 },
+		{ "lvds0", 3 },
+	} },
+	{ SXIPIO_PIN(D, 27), {
+		{ "gpio_in", 0 },
+		{ "gpio_out", 1 },
+		{ "lcd0", 2 },
+		{ "lvds0", 3 },
+	} },
+	{ SXIPIO_PIN(E, 0), {
+		{ "gpio_in", 0 },
+		{ "gpio_out", 1 },
+		{ "csi", 2 },
+	} },
+	{ SXIPIO_PIN(E, 1), {
+		{ "gpio_in", 0 },
+		{ "gpio_out", 1 },
+		{ "csi", 2 },
+	} },
+	{ SXIPIO_PIN(E, 2), {
+		{ "gpio_in", 0 },
+		{ "gpio_out", 1 },
+		{ "csi", 2 },
+	} },
+	{ SXIPIO_PIN(E, 3), {
+		{ "gpio_in", 0 },
+		{ "gpio_out", 1 },
+		{ "csi", 2 },
+	} },
+	{ SXIPIO_PIN(E, 4), {
+		{ "gpio_in", 0 },
+		{ "gpio_out", 1 },
+		{ "csi", 2 },
+	} },
+	{ SXIPIO_PIN(E, 5), {
+		{ "gpio_in", 0 },
+		{ "gpio_out", 1 },
+		{ "csi", 2 },
+	} },
+	{ SXIPIO_PIN(E, 6), {
+		{ "gpio_in", 0 },
+		{ "gpio_out", 1 },
+		{ "csi", 2 },
+	} },
+	{ SXIPIO_PIN(E, 7), {
+		{ "gpio_in", 0 },
+		{ "gpio_out", 1 },
+		{ "csi", 2 },
+	} },
+	{ SXIPIO_PIN(E, 8), {
+		{ "gpio_in", 0 },
+		{ "gpio_out", 1 },
+		{ "csi", 2 },
+	} },
+	{ SXIPIO_PIN(E, 9), {
+		{ "gpio_in", 0 },
+		{ "gpio_out", 1 },
+		{ "csi", 2 },
+	} },
+	{ SXIPIO_PIN(E, 10), {
+		{ "gpio_in", 0 },
+		{ "gpio_out", 1 },
+		{ "csi", 2 },
+	} },
+	{ SXIPIO_PIN(E, 11), {
+		{ "gpio_in", 0 },
+		{ "gpio_out", 1 },
+		{ "csi", 2 },
+	} },
+	{ SXIPIO_PIN(E, 12), {
+		{ "gpio_in", 0 },
+		{ "gpio_out", 1 },
+		{ "csi", 2 },
+		{ "i2c2", 3 },
+	} },
+	{ SXIPIO_PIN(E, 13), {
+		{ "gpio_in", 0 },
+		{ "gpio_out", 1 },
+		{ "csi", 2 },
+		{ "i2c2", 3 },
+	} },
+	{ SXIPIO_PIN(E, 14), {
+		{ "gpio_in", 0 },
+		{ "gpio_out", 1 },
+	} },
+	{ SXIPIO_PIN(E, 15), {
+		{ "gpio_in", 0 },
+		{ "gpio_out", 1 },
+	} },
+	{ SXIPIO_PIN(E, 16), {
+		{ "gpio_in", 0 },
+		{ "gpio_out", 1 },
+	} },
+	{ SXIPIO_PIN(E, 17), {
+		{ "gpio_in", 0 },
+		{ "gpio_out", 1 },
+	} },
+	{ SXIPIO_PIN(F, 0), {
+		{ "gpio_in", 0 },
+		{ "gpio_out", 1 },
+		{ "mmc0", 2 },
+		{ "jtag", 3 },
+	} },
+	{ SXIPIO_PIN(F, 1), {
+		{ "gpio_in", 0 },
+		{ "gpio_out", 1 },
+		{ "mmc0", 2 },
+		{ "jtag", 3 },
+	} },
+	{ SXIPIO_PIN(F, 2), {
+		{ "gpio_in", 0 },
+		{ "gpio_out", 1 },
+		{ "mmc0", 2 },
+		{ "uart0", 3 },
+	} },
+	{ SXIPIO_PIN(F, 3), {
+		{ "gpio_in", 0 },
+		{ "gpio_out", 1 },
+		{ "mmc0", 2 },
+		{ "jtag", 3 },
+	} },
+	{ SXIPIO_PIN(F, 4), {
+		{ "gpio_in", 0 },
+		{ "gpio_out", 1 },
+		{ "mmc0", 2 },
+		{ "uart0", 3 },
+	} },
+	{ SXIPIO_PIN(F, 5), {
+		{ "gpio_in", 0 },
+		{ "gpio_out", 1 },
+		{ "mmc0", 2 },
+		{ "jtag", 3 },
+	} },
+	{ SXIPIO_PIN(G, 0), {
+		{ "gpio_in", 0 },
+		{ "gpio_out", 1 },
+		{ "mmc1", 2 },
+		{ "irq", 4 },
+	} },
+	{ SXIPIO_PIN(G, 1), {
+		{ "gpio_in", 0 },
+		{ "gpio_out", 1 },
+		{ "mmc1", 2 },
+		{ "irq", 4 },
+	} },
+	{ SXIPIO_PIN(G, 2), {
+		{ "gpio_in", 0 },
+		{ "gpio_out", 1 },
+		{ "mmc1", 2 },
+		{ "irq", 4 },
+	} },
+	{ SXIPIO_PIN(G, 3), {
+		{ "gpio_in", 0 },
+		{ "gpio_out", 1 },
+		{ "mmc1", 2 },
+		{ "irq", 4 },
+	} },
+	{ SXIPIO_PIN(G, 4), {
+		{ "gpio_in", 0 },
+		{ "gpio_out", 1 },
+		{ "mmc1", 2 },
+		{ "irq", 4 },
+	} },
+	{ SXIPIO_PIN(G, 5), {
+		{ "gpio_in", 0 },
+		{ "gpio_out", 1 },
+		{ "mmc1", 2 },
+		{ "irq", 4 },
+	} },
+	{ SXIPIO_PIN(G, 6), {
+		{ "gpio_in", 0 },
+		{ "gpio_out", 1 },
+		{ "uart1", 2 },
+		{ "irq", 4 },
+	} },
+	{ SXIPIO_PIN(G, 7), {
+		{ "gpio_in", 0 },
+		{ "gpio_out", 1 },
+		{ "uart1", 2 },
+		{ "irq", 4 },
+	} },
+	{ SXIPIO_PIN(G, 8), {
+		{ "gpio_in", 0 },
+		{ "gpio_out", 1 },
+		{ "uart1", 2 },
+		{ "irq", 4 },
+	} },
+	{ SXIPIO_PIN(G, 9), {
+		{ "gpio_in", 0 },
+		{ "gpio_out", 1 },
+		{ "uart1", 2 },
+		{ "irq", 4 },
+	} },
+	{ SXIPIO_PIN(G, 10), {
+		{ "gpio_in", 0 },
+		{ "gpio_out", 1 },
+		{ "i2s1", 2 },
+		{ "irq", 4 },
+	} },
+	{ SXIPIO_PIN(G, 11), {
+		{ "gpio_in", 0 },
+		{ "gpio_out", 1 },
+		{ "i2s1", 2 },
+		{ "irq", 4 },
+	} },
+	{ SXIPIO_PIN(G, 12), {
+		{ "gpio_in", 0 },
+		{ "gpio_out", 1 },
+		{ "i2s1", 2 },
+		{ "irq", 4 },
+	} },
+	{ SXIPIO_PIN(G, 13), {
+		{ "gpio_in", 0 },
+		{ "gpio_out", 1 },
+		{ "i2s1", 2 },
+		{ "irq", 4 },
+	} },
+	{ SXIPIO_PIN(H, 0), {
+		{ "gpio_in", 0 },
+		{ "gpio_out", 1 },
+		{ "pwm0", 2 },
+	} },
+	{ SXIPIO_PIN(H, 1), {
+		{ "gpio_in", 0 },
+		{ "gpio_out", 1 },
+		{ "pwm1", 2 },
+	} },
+	{ SXIPIO_PIN(H, 2), {
+		{ "gpio_in", 0 },
+		{ "gpio_out", 1 },
+		{ "i2c0", 2 },
+	} },
+	{ SXIPIO_PIN(H, 3), {
+		{ "gpio_in", 0 },
+		{ "gpio_out", 1 },
+		{ "i2c0", 2 },
+	} },
+	{ SXIPIO_PIN(H, 4), {
+		{ "gpio_in", 0 },
+		{ "gpio_out", 1 },
+		{ "i2c1", 2 },
+	} },
+	{ SXIPIO_PIN(H, 5), {
+		{ "gpio_in", 0 },
+		{ "gpio_out", 1 },
+		{ "i2c1", 2 },
+	} },
+	{ SXIPIO_PIN(H, 6), {
+		{ "gpio_in", 0 },
+		{ "gpio_out", 1 },
+		{ "spi0", 2 },
+		{ "uart3", 3 },
+	} },
+	{ SXIPIO_PIN(H, 7), {
+		{ "gpio_in", 0 },
+		{ "gpio_out", 1 },
+		{ "spi0", 2 },
+		{ "uart3", 3 },
+	} },
+	{ SXIPIO_PIN(H, 8), {
+		{ "gpio_in", 0 },
+		{ "gpio_out", 1 },
+		{ "spi0", 2 },
+		{ "uart3", 3 },
+	} },
+	{ SXIPIO_PIN(H, 9), {
+		{ "gpio_in", 0 },
+		{ "gpio_out", 1 },
+		{ "spi0", 2 },
+		{ "uart3", 3 },
+	} },
+};
+
 struct sxipio_pin sun8i_h3_pins[] = {
 	{ SXIPIO_PIN(A, 0), {
 		{ "gpio_in", 0 },
@@ -5581,7 +6130,7 @@ struct sxipio_pin sun50i_a64_pins[] = {
 		{ "gpio_in", 0 },
 		{ "gpio_out", 1 },
 		{ "mmc0", 2 },
-		{ "uart0", 4 },
+		{ "uart0", 3 },
 	} },
 	{ SXIPIO_PIN(F, 5), {
 		{ "gpio_in", 0 },
@@ -5753,3 +6302,85 @@ struct sxipio_pin sun50i_a64_pins[] = {
 		{ "irq", 6 },
 	} },
 };
+
+struct sxipio_pin sun50i_a64_r_pins[] = {
+	{ SXIPIO_PIN(L, 0), {
+		{ "gpio_in", 0 },
+		{ "gpio_out", 1 },
+		{ "s_rsb", 2 },
+		{ "s_i2c", 3 },
+		{ "irq", 6 },
+	} },
+	{ SXIPIO_PIN(L, 1), {
+		{ "gpio_in", 0 },
+		{ "gpio_out", 1 },
+		{ "s_rsb", 2 },
+		{ "s_i2c", 3 },
+		{ "irq", 6 },
+	} },
+	{ SXIPIO_PIN(L, 2), {
+		{ "gpio_in", 0 },
+		{ "gpio_out", 1 },
+		{ "s_uart", 2 },
+		{ "irq", 6 },
+	} },
+	{ SXIPIO_PIN(L, 3), {
+		{ "gpio_in", 0 },
+		{ "gpio_out", 1 },
+		{ "s_uart", 2 },
+		{ "irq", 6 },
+	} },
+	{ SXIPIO_PIN(L, 4), {
+		{ "gpio_in", 0 },
+		{ "gpio_out", 1 },
+		{ "s_jtag", 2 },
+		{ "irq", 6 },
+	} },
+	{ SXIPIO_PIN(L, 5), {
+		{ "gpio_in", 0 },
+		{ "gpio_out", 1 },
+		{ "s_jtag", 2 },
+		{ "irq", 6 },
+	} },
+	{ SXIPIO_PIN(L, 6), {
+		{ "gpio_in", 0 },
+		{ "gpio_out", 1 },
+		{ "s_jtag", 2 },
+		{ "irq", 6 },
+	} },
+	{ SXIPIO_PIN(L, 7), {
+		{ "gpio_in", 0 },
+		{ "gpio_out", 1 },
+		{ "s_jtag", 2 },
+		{ "irq", 6 },
+	} },
+	{ SXIPIO_PIN(L, 8), {
+		{ "gpio_in", 0 },
+		{ "gpio_out", 1 },
+		{ "s_i2c", 2 },
+		{ "irq", 6 },
+	} },
+	{ SXIPIO_PIN(L, 9), {
+		{ "gpio_in", 0 },
+		{ "gpio_out", 1 },
+		{ "s_i2c", 2 },
+		{ "irq", 6 },
+	} },
+	{ SXIPIO_PIN(L, 10), {
+		{ "gpio_in", 0 },
+		{ "gpio_out", 1 },
+		{ "s_pwm", 2 },
+		{ "irq", 6 },
+	} },
+	{ SXIPIO_PIN(L, 11), {
+		{ "gpio_in", 0 },
+		{ "gpio_out", 1 },
+		{ "s_cir_rx", 2 },
+		{ "irq", 6 },
+	} },
+	{ SXIPIO_PIN(L, 12), {
+		{ "gpio_in", 0 },
+		{ "gpio_out", 1 },
+		{ "irq", 6 },
+	} },
+};
-- 
2.20.1