use weaker fences for riscv64 membar
authorjsg <jsg@openbsd.org>
Fri, 25 Jun 2021 13:25:53 +0000 (13:25 +0000)
committerjsg <jsg@openbsd.org>
Fri, 25 Jun 2021 13:25:53 +0000 (13:25 +0000)
commitb18001c757e4881f7f3b875ac58b8a85ee7838ed
treecd9af3509e44ae11c866a96b4ebe2c5ebd4d1512
parent2322545b20b3ae8bfd87c910487ac6afb7a7ea5e
use weaker fences for riscv64 membar

Fences are described in 'RISC-V Unprivileged ISA' syntax is
'fence predecessor,successor'.

"Any combination of device input (I), device output (O), memory reads (R),
and memory writes (W) may be ordered with respect to any combination
of the same."

Previously "fence" was used for membar_* which is short for
"fence iorw,iorw".  Change this to more specific fences based on the
text in membar_sync(9) with store -> w, load -> r.

build test by and ok kettenis@
sys/arch/riscv64/include/atomic.h